Monoflop

[Harald_K]

   
so sieht ein CMOS-Eingang aus.
Da ist nix, wo du Strom rauskriegst oder reingeht - lediglich 2 Gatekapazitäten im Bereich weniger pF sind umzuladen.

daher wirkt da die Reihenschaltung aus Pullup, C und Pulldown als Spannungsteiler, wenn der C leer ist und der Tachoausgang freigibt - sonst nix! Der Schutzwiderstand würde das Entladen verlängern. Ok, der Pullup der Restschaltung hilft beim Laden ein wenig, aber eben nur ein wenig ...

und meinetwegen die Leckströme der Dioden im Bereich nA bis pA ... eher pA.
Eingangswiderstand irgendwo bei 10^9 Ohm ...

hält Spannungen bis etwa +/- 20V aus, dann schießt die Gateisolation durch - dann wars das.


garantiert ist eine Schalthysterese von 0,7 Vdd, das heißt der verbotene Bereich, in dem beide FETs leiten ist breit.
verboten ist der Bereich eben deswegen, weil da beide FETs leiten und Strom von Vdd nach Vss fließt und alles heiß macht.
Für Verlustwärmeabfuhr ist das Ding nicht gebaut.
Diesen verbotenen Bereich durchläuft man während der fallenden Flanke der RC-Ladekurve über längere Zeit - je größer der C desto länger ...

und zur Simulation gibbet doch pspice ... kann man z.B von linear technology runterladen mit deren Gattern definiert ...

Nachtrag - ok, ltspice meinte ich - mal wieder dem link nicht gefolgt .... vielleicht n guter Vorsatz fürs neue Jahr? - obwohl ich bei links immer vorsichtig bin ...